-
Notifications
You must be signed in to change notification settings - Fork 0
/
Copy pathmain.xdc
16 lines (14 loc) · 1.07 KB
/
main.xdc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
###############################################################################################
## main.xdc for Arty A7-35T ArchLab, Institute of Science Tokyo / Tokyo Tech
## FPGA: xc7a35ticsg324-1L
###############################################################################################
## 100MHz system clock
###############################################################################################
set_property -dict { PACKAGE_PIN E3 IOSTANDARD LVCMOS33} [get_ports { w_clk }];
create_clock -add -name sys_clk -period 10.00 [get_ports { w_clk }];
###############################################################################################
set_property -dict { PACKAGE_PIN H5 IOSTANDARD LVCMOS33} [get_ports { w_led[0] }];
set_property -dict { PACKAGE_PIN J5 IOSTANDARD LVCMOS33} [get_ports { w_led[1] }];
set_property -dict { PACKAGE_PIN T9 IOSTANDARD LVCMOS33} [get_ports { w_led[2] }];
set_property -dict { PACKAGE_PIN T10 IOSTANDARD LVCMOS33} [get_ports { w_led[3] }];
###############################################################################################