GPIOTangNano

Estou definindo o GPIO do Tang Nano como sendo um endereço para 3 registradores de 32bits para cada banco de IO, mesmo que se use no máximo 12 bits de cada banco no máximo, O que não é um mapeamento direto entre os pinos e uso indicado.

Por exemplo, os Pinos que representam D0-D7, estão no banco 1, e são os pinos 28(D0), 29(D1), 30(D2), 31(D4), 32(D5), 33(D6), 34(D7), *surprendentemente não existe um pino para D3, portanto este bit se perde. Veja detalhes na documentação da GoWin UG107E.

Mesmo que mudemos para a TangNano 4K, sempre teremos muito espaço para registradores, pois o espaço de endereçamento adotado pelo RISC-V é de 32 bits e nós ainda adotamos um modelo de palavras de 32bits, o que multiplica isso por 4.

Hoje estamos Usando a TangNano comum que usa a GoWin da serie GW1N-1, que possui 1152 LUT-4 através de um chip GW1N-LV1QN48C6/I5, que possui apenas 48 pinos.

Sendo assim um registrador representando um banco de pinos do FPGA, este pode ser mapeado livremente para representar diretamente o pino de forma sequencial ou por contexto como no exemplo dos pinos D0 a D7, que são sequenciais e estão no mesmo banco.